Perusahaan semikonduktor fabless Korea Selatan Panmnesia sedang memajukan integrasi CXL dan UAL/Ethernet.Meta menggunakan DRAM lama pada server baru melalui CXL untuk memperluas kapasitas memori dan meningkatkan kecepatan sistem.
Panmnesia berfokus pada pengembangan pengontrol dan switch CXL. Compute Express Link (CXL) adalah ekstensi bus PCIe out-of-chassis, awalnya didasarkan pada PCIe 5.0 dan sekarang kompatibel dengan PCIe 6.0 dan 7.0 standar. CEO Panmnesia Myoungsoo Jung mencatat bahwa industri telah lama percaya switch yang terhubung ke CPU akan menyebabkan latensi akses memori yang tidak dapat diterima,membuat Skalable Multi-Headed Devices (MHD) tidak praktis dan memaksa penyebaran langsung MHDDia menjelaskan bahwa masalah latensi seperti itu berasal dari kematangan awal CXL daripada keterbatasan standar yang melekat, dan akan memudar dengan kematangan ekosistem.Switch CXL generasi berikutnya yang didukung oleh pengontrol perusahaan memberikan skalable, latensi rendah dan kinerja yang stabil.
Panmnesia akan memamerkan pengontrol CXL generasi berikutnya yang dioptimalkan dan switch berbasis Port-Based Routing (PBR) yang diaktifkan di ISCA 2026.Desain CXL awal digunakan kembali PCIe IP dengan buffer lapisan independen dan kontrol waktu yang terpisah, menyebabkan overhead sinkronisasi lintas lapisan yang berat dan latensi tambahan.
Pengendali baru Panmnesia® mengadopsi buffer berbagi lintas lapisan untuk menghilangkan sebagian besar overhead, dengan optimasi khusus lapisan lebih lanjut untuk latensi yang lebih rendah.PCIe tradisional dan CXL awal bergantung pada Hierarchy-Based Routing (HBR) terbatas pada topologi pohon, sedangkan PBR rute data melalui ID port perangkat unik untuk memungkinkan topologi sewenang-wenang yang fleksibel.
Ekspansi memori CXL konvensional menggunakan MHD langsung CPU dengan skalabilitas terbatas.mendukung stabil hingga 64 node yang terhubung dalam tes.
Panmnesia telah meluncurkan chip switch fusi PCIe 6.4-CXL 3.2 pra-rilis. IP yang ditingkatkan mengintegrasikan fitur CXL 4.0, menawarkan solusi kombo PCIe 7.0-CXL 4.0 lengkap.Panmnesia dan Meta akan mempresentasikan makalah back-to-back pada 29 Juni ISCA 2026 Industry SessionMakalah Panmnesia membahas kontroler CXL latensi rendah yang terbukti oleh silikon dan saklar PBR untuk kain yang berpusat pada memori. Makalah Meta memperkenalkan Vistara,solusi penyebaran full-stack CXL untuk pusat data hiperskala.
Menghadapi pasokan memori yang ketat, meningkatnya biaya dan keterlambatan pengiriman, tim Meta's Vistara mengusulkan untuk menggunakan kembali DDR4 DIMM pensiun bersama memori DDR5 lokal server melalui interkoneksi CXL standar.Pendekatan ini memungkinkan ekspansi memori dengan biaya hampir nol, kinerja operasional yang lebih tinggi dan emisi karbon yang lebih rendah.
Adopsi CXL industri yang lambat disebabkan oleh bandwidth memori CXL yang rendah, latensi tinggi dan overhead runtime.Data produksi Meta menunjukkan CXL memperluas memori memberikan 10x bandwidth lebih rendah dan 60% latensi lebih tinggi daripada memori lokalSelain itu, sebagian besar solusi CXL komersial mengintegrasikan DRAM dengan pengontrol dan tidak memiliki dukungan DDR4, menghalangi penggunaan ulang memori lama.
Meta memecahkan masalah ini melalui perangkat keras-software co-desain. itu dikembangkan kustom Vistara CXL ASIC dioptimalkan untuk DRAM penggunaan kembali, efisiensi daya dan latensi rendah. di sisi perangkat lunak,solusi Penempatan Halaman Transparan (TPP) yang ditingkatkan secara dinamis menyesuaikan rasio memori lokal/terluas dan mengotomatiskan konfigurasi khusus beban kerja, menonaktifkan memori CXL untuk beban kerja sensitif latensi.
Makalah ini sepenuhnya memvalidasi nilai praktis CXL dan peningkatan kinerja yang signifikan di berbagai beban kerja.Solusi Meta's mengurangi penyebaran server inferensi ML terurai sebesar 25% dan mengurangi rata-rata latensi cache terdistribusi sebesar 29%.
ISCA 2026 berlangsung dari 27 Juni hingga 1 Juli di Raleigh, AS. Mitra Panmnesia dapat mengakses chip switch fusi PCIe 6.4-CXL 3.2 pra-rilis, sistem percontohan dan PCIe 7.0-CXL 4.0 combo IP.
Catatan kaki: CXL beralih GPU jembatan, memori dan perangkat sistem lainnya. PBR mendukung topologi jaringan sewenang-wenang yang fleksibel, mengungguli struktur pohon kaku HBR dan meningkatkan fleksibilitas arsitektur.Ultra Accelerator Link (UAL), saingan NVIDIA NVLink, memungkinkan interkoneksi akselerator AI kecepatan tinggi lintas vendor. Aliansi ini mencakup AMD, AWS, Google, Microsoft, Meta, Panmnesia dan pemain industri utama lainnya.
Beijing Qianxing Jietong Technology Co., Ltd.
Sandy Yang/Direktur Strategi Global
WhatsApp / WeChat: +86 13426366826
Email: yangyd@qianxingdata.com
Situs web: www.qianxingdata.com/www.storagesserver.com
Fokus Bisnis:
Distribusi Produk ICT/Integrasi Sistem & Layanan/Solusi Infrastruktur
Dengan 20+ tahun pengalaman distribusi TI, kami bermitra dengan merek global terkemuka untuk memberikan produk yang dapat diandalkan dan layanan profesional.
¢Menggunakan Teknologi untuk Membangun Dunia yang Cerdas ¢Penyedia Layanan Produk ICT yang Anda Percayai!
Pesan Anda harus antara 20-3.000 karakter!
Indonesian
